经验首页 前端设计 程序设计 Java相关 移动开发 数据库/运维 软件/图像 大数据/云计算 其他经验
当前位置:技术经验 » 其他 » 计算机硬件 » 查看文章
7series 逻辑单元理解(更新中)
来源:cnblogs  作者:limanjihe  时间:2018/10/15 9:05:26  对本文有异议

 7series 逻辑单元理解

ug768和ug799文档介绍了7系列芯片中包含的基本逻辑单元,对其中常用的单元,进行下分析。

 

1、IOBUF单元

  (1)真值表

     

   (2)用途

       the  design  element  is a bidirectional  single-ended  I/O  Buffer  used  to  connect  internal  logic  to  an  external bidirectional pin.

  (3)属性

       

    (4)模型

                                                   

 

      (5)心得体会

           IOBUF作为FPGA内部逻辑与外部逻辑的接口,通常被打包成多bit进行使用;对比CPLD而言,不能直接使用assign   out =  sel ?  internal : 'dZ ;

 

 2、FDPE单元

  (1)真值表  

 

  (2)用途

 

 

  (3)属性

 

 

  (4)模型

       

  (5)心得体会

      FDPE作为带有异步预置位的DFF,一般用作复位电路中,可以作为MMCM中不同时钟域中复位的输出。参看《Xilinx FPGA复位逻辑处理小结》

 

3、FDCE/FDPE/FDRE/FDSE区别:

                                  FDCE                                     FDPE                                    FDRE                                      FDSE                                      
名称含义C:asynchronous clear P: asynchronous presetR: synchronous reset S: synchronous set
时钟域异步异步同步同步
常见用途always@(posedge clk or posedge rst ) 作为跨时钟域复位处理单元  
init属性作用
set the initial value of Q output after configuration,指的是配置好FPGA逻辑后的Q初值。
 符号 

 

 

 

 

 

 

 友情链接:直通硅谷  点职佳  北美留学生论坛

本站QQ群:前端 618073944 | Java 606181507 | Python 626812652 | C/C++ 612253063 | 微信 634508462 | 苹果 692586424 | C#/.net 182808419 | PHP 305140648 | 运维 608723728

W3xue 的所有内容仅供测试,对任何法律问题及风险不承担任何责任。通过使用本站内容随之而来的风险与本站无关。
关于我们  |  意见建议  |  捐助我们  |  报错有奖  |  广告合作、友情链接(目前9元/月)请联系QQ:27243702 沸活量
皖ICP备17017327号-2 皖公网安备34020702000426号